お勉強タスクとしての“FPGA時計”はいきなりつまずきモードかも・・・

お勉強タスクとして 6桁VFD表示ユニットをFPGAで制御するという計画をOPENにさせてもらったのが 9月30日のことだったと記憶している。　何だかんだとあれから2週間ほど経過してしまったんだけど、ちょっとずつヒマを見付けては VHDL言語でコーディングを追加し、シミュレーターで動作検証というパターンを続けてきた。

で、昨日の昼間に 6桁の固定パターンを出すところまでシミュレーションを済ませ、今日は VFD表示ユニットを接続して実機確認だ・・・ と考えていたんだけど。

あきまへんがな・・・

かろうじてダイナミック点灯の処理は回っているっぽいけど、表示内容は全ビット“H”になってますなぁ

まぁ何と言いますか、この表示ユニットはシリアル入力なんで、各桁の表示を切り替えたあとには「パラシリ変換」する処理を入れてやらないといけないんだけど、どうもシフトレジスタのコードを書くと「どこにもつながっていない信号があるぞ」って警告を出しやがる。
まぁ実際には自分自身の入力にビット位置をずらしてつながってる訳なんで、言ってしまえば「最適化の誤判定」なんだろうけど、勝手に配線を省略されてしまうと困るんで、“KEEP”属性を付ける等々、おまぢないだけはしておいた次第。

そんなこんなで Synthesize処理は問題なく通過して、シミュレーションでも動作確認は通ったことになっているのだが・・・

今度は Implement Designの Place ＆ Routeでやっぱりそのシフトレジスタにつながる信号絡みの警告がどどっと出て、いつの間にか必要な配線を削られたっぽいね・・・　で、あえなく「撃沈」ですワ

まぁ個人的にもう少し追いかけたいのは山々なんだけど、今日は気力が続かんので、しばらくアタマを冷やしてから続きをやることにしますかね・・・