Nutubeヘッドフォンアンプの改造を試してみる・・・ (Part-3)

Nutubeヘッドフォンアンプの改造ネタ Part-3。　前回は前段に入れる J-FETによるソースフォロワをさらっと紹介させてもらったのだが、具体的な内容をほとんど記せなかったんで、今回はその辺りを補足させていただきたいと思う。

さて、以前にKORGさんの評価キットを入手した際の回路を元に補足させていただくと、前段に入れられていたソースフォロワには 2SK209-BLが使われていた。　これは 2SK117相当の J-FETで、2SK30Aや2SK246、チップ品なら 2SK208などと比較してゲインが高い石だ。

ちなみにこの 2SK209、入手性という点ではあまり手広く販売されていないようで、私も 2SK117は手持ち品の在庫はあるが、今からチップタイプの 2SK209を探して購入するのもイマイチ気が進まないというのがホンネかも。

ということで、今回は秋月さんでも販売されている“旬”な石、2SK117相当のチップが2つパッケージされている Dual J-FET 2SK2145君が使用できないかを検証してみたので、ご紹介しておきたいと思う。

さて、ご本尊の 2SK2145だが、SOT23-6パッケージ (0.95mmピッチ)に封入された 5本足で、差動増幅回路に使用されることを前提に双方のソース端子が共通接続されている。　まずは想定通りに内部に封入されている 2素子の特性を調べて、差動増幅に使えるだけのペア性が確保できているかを確認してみよう。

ひとまず以前に秋月さんで購入した 2SK2145-GRの在庫品からランダムに 4本を選び出し、半導体アナライザ DCA75と SOT-23用治具で軽く特性を調べてみた。

定石通りということで、まずは Vgsが 0Vから 0.1V刻みで -0.3Vまで振ってグラフをプロットしてみたところ。　サンプル 1は IDSSが小さめ、その他はやや大きめの個体のようだが、何れも同一パッケージの 2素子はグラフがほぼ重なっており、全てのサンプルが同一傾向であるなら敢えてペア選別をする必要性もなさそうかなというところ。　厳密には同一 Idとなる Vgsの差が直読できるような治具が欲しくなるのだが・・・ まぁこれは改めて考えてみましょうかね

そして、次が今回の本題・・・ この石でソースフォロワを作ってみるには(笑)
2SK2145君は Dual J-FETなのだが、当然ながら片側のみを使ってソースフォロワを構成することも可能。　まぁ勿体ないお化け が出そうという話はあるが、簡単に済ませるならこれもアリか。　と言いながらも残りの素子を有効利用するには、定電流シンクを実現できないかと考えてみるのは当然の姿だろう。

元々 KORGさんの回路を含め、ソースフォロワの出力と Nutube君のグリッドは CR結合されている例しか見ていないのだが、試しにここを直結にするならどうすれば良いかも検討してみる・・・ と。

一般的な回路でソースフォロワを構成すると、Nch J-FETのゲートを 1/2 Vccにバイアスし、ソース端子からは適当な抵抗で GNDに落とす構成になるはずだ。　ちなみにこの抵抗に流れる電流は信号の振幅で変化することになるので、ゲインの低い J-FETでは結果として振幅によって Vgsが相当変化することが予想される。　すなわち 2SK30Aや2SK246クラスの J-FETによるソースフォロワでは、歪みという観点で大振幅を扱うのはあまりよろしくないのではという懸念が出て来ますな。　まぁ KORGさんの評価キットで 2SK209が使われていた理由もこの辺りにあるのでは、という感じですかね。

ここで、ソース端子から GNDに落とす抵抗を定電流シンクにできれば、信号の振幅によって流れる電流が変化することもなくなるので、Vgsが変化して歪みの原因となる懸念も払拭できるはず・・・ ですな
ということで、お立ち会い。　一般的な J-FETは、ソースとドレインはシンメトリーな構造なんで、入れ換えても使えるハズ・・・ というのを確認してみようかと。　最も 1chipによる複合素子の場合はサブストレート電位の制限なんかもあるのだが、2SK2145君はどうやら個別チップらしいというのが判っているんで、とりあえず評価で問題が出ないことを確認しておけば十分だろう。

定電流シンクの評価回路はこんな感じで
ユニット1のソース端子に適当な抵抗を入れ、目的の電流になるよう調整する。　そして、ユニット2は単にソースとゲートを直結して定電流動作に影響しないように固定しておく。　実際のソースフォロワに仕立てる場合、このユニット2のゲート端子にバイアスを与え、信号を入力することになる。

評価はこのRを 0.5mA前後の動作電流になるよう調整、サンプルのFETが元々持っている特性でどの程度変動するか。　そして電源電圧の有効範囲、異常動作がないことの確認ができればと思う。

前述のペア性評価で IDSSがやや小さめだったサンプル1、それに大きめだったサンプル4を使って定電流シンクの評価をした結果がこちら。　最初は単独のFETとして Identifyし、評価回路の接続に直して 2端子でプロットしている。
図中のRは、560Ωと 1KΩを試してみたが、サンプルが元々持っている IDSSの差異は抵抗の挿入で軽減されており、特段選別をする必要もなさそうに思う。　動作電流という観点で定数を決定するなら、ここは 560Ωというところだろうか。

さて、ここまでの評価で 2SK2145君に複合されている J-FET×2素子を使って、ソースフォロワ＋定電流シンクが構成できることが確認できたのと、その動作電圧も 1V弱で十分という結果も得られたので、Nutube君のグリッドとの間を直結にする算段も実行に移したいと思う。

ではでは、今日のところはひとまずこの辺で・・・